محبوب ترینِ شما نزد خداوند، نیکْ کردارترینِ شماست . [رسول خدا صلی الله علیه و آله]
 
دوشنبه 95 آبان 3 , ساعت 6:18 صبح

 

برای دریافت پروژه اینجا کلیک کنید

مقاله ارائه و ارزیابی معماریهای جدید برای دیمالتی پلکسر ها در سوییچهای PPS تحت فایل ورد (word) دارای 4 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد مقاله ارائه و ارزیابی معماریهای جدید برای دیمالتی پلکسر ها در سوییچهای PPS تحت فایل ورد (word) کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.

این پروژه توسط مرکز مرکز پروژه های دانشجویی آماده و تنظیم شده است

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی مقاله ارائه و ارزیابی معماریهای جدید برای دیمالتی پلکسر ها در سوییچهای PPS تحت فایل ورد (word) ،به هیچ وجه بهم ریختگی وجود ندارد


بخشی از متن مقاله ارائه و ارزیابی معماریهای جدید برای دیمالتی پلکسر ها در سوییچهای PPS تحت فایل ورد (word) :

سال انتشار: 1384

محل انتشار: یازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: 4

نویسنده(ها):

محمدامین فرجیان زاده – دانشگاه صنعتی امیرکبیر دانشکده کامپیوتر
علی اصغر خداپرست –
سیاوش خرسندی – دانشگاه صنعتی امیرکبیر دانشکده کامپیوتر

چکیده:

با افزایش سرعت خطوط انتقال ، نیاز به ساخت سوییچهای بسته با ظرفیتهای بالای سوییچینگ منجر به ارایه طرجهای جدیدی در زمینه معماری سوییچهای بسته شده است. یکی از سوییچهای ارایه شده دراین میان سوییچ بسته موازی یاPPS نام دارد. معماری PPS مبتنی بر استفاده از چندین سوییچ بسته سرعت پا یین به طور موازی میباشد که در کل امکان سوییچینگ را در نرخهای بسیار بالاتر فراهم میکند. بدین منظور در ورودیهای PPS از عناصری بنام دیمالتی پلکسر برای توزیع بار بین سوییچهای میانی ودر خروجیها ی PPS از مالتی پلکسرها برای جمع آوری و مرتب سازی بسته ها استفاده میشود. در این میان نحوه توزیع بار و بافرینگ بسته ها در دیمالتی پلکسرهای ورودی یک سوییچ PPS در عملکرد وکارایی سوییچ بیشتر از قسمت های دیگر سوییچ تاثیر میگذارد. در این مقاله 3 ساختار قابل پیاده سازی برای دیمالتی پلکسر های ورودی سوییچ PPS ارائه میشود بنحوی که هدف اصلی PPS را که ساخت یک سوییچ سرعت بالا با عناصر سوییچینگ و حافظه هایی با سرعت کمتر از خطوط ورودی خروجی است را برآورده سازد. معماریهای ارایه شده از نظر پیچیدگی زمانی ، پیچیدگی پیاده سازی و میزان تاخیر بسته ها مورد ارزیابی قرارگرفته اند

 

برای دریافت پروژه اینجا کلیک کنید

لیست کل یادداشت های این وبلاگ